IT之家 5 月 15 日音书，音书东谈主士 @jaykihn0 北京技巧昨日示意，的“大核显”科罚器 \"Razor Lake AX\" (RZL-AX) 将领有 2 种基础显卡建立，开云kaiyun(中国)差异为 16 个 Xe3P 中枢与 32 个 Xe3P 中枢。

另一位音书东谈主士 @Haze2K1则称 \"Razor Lake AX\" 科罚器的图形模块面积约为 162.84mm²。辩论到 \"Panther Lake\" 12Xe 版块的图形模块面积约为 54mm²，爆料的 \"Razor Lake AX\" 数据应指向 32Xe 版块。

\"Razor Lake\" 将是英特尔在 \"Nova Lake\" 后的下代移动端科罚器，\"Razor Lake AX\" 瞻望将同 AMD \"Medusa Halo\" 等芯片张开竞争。